IT之家 · 智能时代 · 10/13/2026, 09:15:13
SK Hynix Unveils H-TPU Architecture for SSDs: Splits Control Functions into Micro-Clusters to Cut Power to 2.5% of Traditional CPUs
SK Hynix introduced the H-TPU, an ultra-lightweight transaction processing unit for SSD controllers that replaces general-purpose CPUs with distributed micro-core clusters, reducing area and power consumption to 1/25th and 2.5% respectively. Designed to address storage bottlenecks in AI data centers, this architecture will be deployed in next-gen enterprise SSDs and the 'Storage Next' framework, synergizing with High Bandwidth Flash (HBF).
SOURCE COVERAGEFull Original Report
SK 海力士发布 SSD 专用处理器架构 H-TPU，功耗仅为传统 CPU 的 2.5%
10 月 13 日消息，随着 AI 的普及，数据中心性能瓶颈转移到内存和存储层，SK 海力士于 10 月 12 日正式推出了“H-TPU（海力士事务处理单元）”架构，该架构按功能拆分处理器，以最大化效率，克服传统通用中央处理器（CPU）的功耗和面积限制。
SK 海力士 SoC 设计副总裁구인재于 10 月 12 日在韩国仁川松岛的 ISOCC 2026 会议上发表主题演讲，指出了 AI 数据中心面临的结构性局限，他指出：“虽然每一代 GPU 性能和 PCIe 带宽都在翻倍，但 SSD 控制器内部通用 CPU 频率和控制能力已达到极限。”
他认为，传统的单体 CPU 架构难以处理存储控制所需的数百个细节功能。过去，CPU 核心仅仅在提升性能，但这导致了严重的功耗浪费和不可预测的流水线延迟。
为克服这些 CPU 限制，SK 海力士推出了自研的超轻量事务专用处理器“H-TPU”作为解决方案。
H-TPU 不是用于 AI 计算的张量加速器，而是一个可编程处理器，专门用于控制 SSD 数据平面和处理事务，摒弃依赖单一庞大通用 CPU，核心方法是拆解控制功能，将处理器划分为功能单元，并分布到数十个小型 TPU 集群中。
구인재解释道：“H-TPU 采用了简化的四级流水线，排除了超标量和非顺序执行设备，其占用面积仅为通用 CPU 核心的 1/25（约占总 CPU 面积的 4%），功耗仅约为 1/25%（约 2.5%）。”
他补充道：“只有与特定任务（如写入）相关的功能模块才能工作，而未使用的模块则切换到最低功耗模式，从而大幅节省了整个控制器的功耗。”
SK 海力士计划将 H-TPU 技术应用于其各类 NAND 存储器产品线，包括下一代企业级固态硬盘（eSSD）控制器。之后，它将被用于下一代 AI 存储架构“Storage Next”。
此外，SK 海力士预计，围绕 H-TPU 的控制器创新将与明年发布的新一代高带宽闪存“HBF（高带宽闪存）”结合，带来强有力的协同效应。