美光放弃 4F² DRAM 转向 1δ 工艺

美光位于博伊西的园区近期刚完成 500 亿美元的扩建，将生产 1δ 内存。- 图片：美光

DRAM（动态随机存取存储器）在本质上与逻辑芯片截然不同。逻辑单元类似于处理器中的晶体管，在这种形式下，它们都是同一类东西：开关晶体管。而 DRAM 不同，因为每个单元由一个晶体管和一个电容组成，这增加了微缩的难度。长期以来，我们一直采用一种称为“6F²”的几何结构来制造这些单元，而“圣杯”则是最终过渡到 4F²，理论上可提供 33% 的密度提升。如今，美光表示，尽管在该理念上投入了“超过二十年”的研究，但他们决定放弃这一目标，并在可预见的未来继续坚持使用 6F² 结构。

这听起来可能有些荒谬，但你需要理解的是，这些指的是单元几何结构，而非工艺节点。从本质上讲，这些术语描述的是 DRAM 单元的形状和布局，而不是直接描述其物理尺寸；物理尺寸是由布局和工艺节点的组合决定的。DRAM 不使用与逻辑芯片相同的节点命名法；由于混合单元类型（晶体管和电容）的存在，它不会以相同的方式微缩；为了标记节点的变化，DRAM 供应商目前使用诸如和“1δ”这样的术语——即希腊字母 gamma 和 delta，在此用于表示随时间推移的系列改进。

美光于本周三公布的路线图。图片来源：美光，via Tom's Hardware

在三星、SK 海力士和长鑫存储（CXMT）这三家竞争对手均推进 4F² 设计的背景下，美光最终决定不将 4F² 内存产品推向市场这一举措颇具深意。特别是长鑫存储声称将在年底前推出用于服务器 DDR5 RDIMM 的 4F² RAM。这家美国公司周三举办了一场网络研讨会，公布了上述未来路线图，并讨论了包括放弃 4F² 在内的多种即将推出的产品。不过，这或许是最令人意外的消息。

美光总裁兼首席技术官 Scott DeBoer 表示，DRAM 密度最终取决于电容所需的间距，而非标称单元面积。虽然从纸面上看，将几何尺寸从 6F² 缩小到 4F² 似乎是一个显而易见的优势，但据 DeBoer 称，这实际上并没有带来多少密度提升，反而大幅增加了成本和复杂性。他指出，美光“发明”了 4F² 技术，并在尝试将其商业化“二十多年”后，最终决定放弃该技术。

DDR5 MRDIMM 代表了当前 DRAM 技术的巅峰。- 图片：美光

那么，美光在做什么呢？首先，它正在积极扩展 6F² DRAM。该公司的路线图指出，高密度 1δ（1-delta）内存正在提升良率，采用先进晶圆键合技术的 1-ε（1-epsilon）内存正处于开发阶段；展望未来，它将“ζÅ”（zeta-Angstrom，埃米级）和“ηÅ”（eta-Angstrom，埃米级）视为平面 DRAM 的未来。但根据美光的说法，真正的未来在于 3D DRAM。与简单地将 DRAM 堆叠在逻辑芯片之上（即美光提到的“晶圆键合”）不同，3D DRAM 指的是将多层物理 DRAM 存储单元垂直堆叠在一起的内存设备。

当然，闪存进行 3D 化已经 超过十年了，但闪存依赖于简单的电荷陷阱晶体管，可以像摩天大楼的楼层一样进行堆叠。相比之下，DRAM 单元是动态的；每个比特都需要一个精细的高深宽比电容器，并配有一个不可避免地会泄漏电荷的晶体管。将这些高耸的电容器侧放并在不产生热串扰或信号破坏的情况下进行垂直缩放，需要对基本的 DRAM 架构进行全面改造。这一转变不会一蹴而就，但随着 2D 缩放触及绝对的物理极限，3D DRAM 是行业不可避免的发展方向。

短期内，如果竞争对手能够以经济可行的方式大规模制造 4F² 内存，美光（Micron）可能会面临挑战。但美光正押注于一个巨大的战略赌局：认为 4F² 将是一条昂贵且短暂的弯路。如果三星、SK 海力士或长鑫存储（CXMT）最终在采用垂直沟道晶体管上烧掉数十亿美元的资本支出，却在电容微缩方面早早碰壁，那么美光因避开这一难题而显得极具远见。通过在 Zeta 和 Eta 时代利用高数值孔径 EUV（High-NA EUV）、先进材料以及晶圆对晶圆键合技术，从成熟的 6F² 光刻工艺中榨取每一分效率，美光希望保留其现金储备和工程资源，以争夺真正的胜利果实：当真正的单片式 3D DRAM 最终具备经济可行性时，率先冲过终点线。